出力をまとめてみます。 入力信号A,Bの信号が足し算されて、出力がCにまとめてでます。 entity C1-3 is port( RST_N : in std_logic; TRIG : in std_logic; IN_A : in std_logic; IN_B : in std_logic; OUT_C : out std_logic_vector(1 downto 0); ) end C1-…